

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-265283

(43) 公開日 平成11年(1999) 9月28日

(51) Int.Cl. ⁹	識別記号	F I		
G 0 6 F 9/06	5 4 0	G 0 6 F 9/06	5 4 0 E	
			5 4 0 M	
9/22	3 7 0	9/22	3 7 0	
12/06	5 2 0	12/06	5 2 0 E	

審査請求 未請求 請求項の数 5 O L (全 12 頁)

(21) 出願番号 特願平10-68102

(22) 出願日 平成10年(1998) 3月18日

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 田村 隆之

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内

(72) 発明者 片山 国弘

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内

(72) 発明者 中村 一男

東京都小平市上水本町五丁目20番地1号

株式会社日立製作所半導体事業部内


(74) 代理人 弁理士 小川 勝男

(54) 【発明の名称】 記憶装置におけるファームウェアの修正方法及び記憶装置

(57) 【要約】

【課題】フラッシュメモリなどの不揮発性半導体メモリを用いた記憶装置において、内蔵されるファームウェアの容易な修正と低価格な記憶装置を提供する。

【解決手段】フラッシュメモリカード2において、電源オン時に、フラッシュメモリ22からRAM26にロードすることで、ROM25内の不具合が発生したモジュールの代わりにRAM26の不具合を修正されたモジュールを使用すること、ROM25のファームウェアの不具合対策を行う。



【特許請求の範囲】

【請求項1】ホストコンピュータが書き込むデータを格納するための不揮発性半導体メモリと、ファームウェアが格納されている第1のメモリと、ファームウェアを処理するためのマイクロプロセッサを有する記憶装置において、該第1のメモリに格納されているファームウェアに不具合が発生したときのファームウェアの修正方法であって、該第1のメモリに格納されているファームウェアに不具合が発生したときには、該不揮発性半導体メモリに不具合が発生したファームウェアのモジュール、および不具合が発生したモジュールとの関係を示すジャンプテーブルが格納され、電源オン処理において、該不揮発性半導体メモリに該修正されたモジュールとジャンプテーブルが格納されている場合には、該不揮発性半導体メモリから第2のメモリに修正されたファームウェアのモジュールとジャンプテーブルをロードし、該マイクロプロセッサは、該第2のメモリにロードされたジャンプテーブルを参照することで、該第1のメモリに格納されている不具合が発生したモジュールの変わりに該第2のメモリにロードされている修正されたモジュールを実行することを特徴とする記憶装置におけるファームウェアの修正方法。

【請求項2】請求項1に記載の記憶装置におけるファームウェアの修正方法であって、電源オン処理において、該第1のメモリに格納されているジャンプテーブルを第2のメモリにコピーし、該不揮発性半導体メモリに修正されたファームウェアのモジュールが格納されていない場合には、該マイクロプロセッサは、該第2のメモリに格納されているジャンプテーブルを参照することで、該第1のメモリに格納されているファームウェアを実行し、該不揮発性半導体メモリに修正されたファームウェアのモジュールが格納されている場合には、該不揮発性半導体メモリから第2のメモリに修正されたファームウェアのモジュールとジャンプテーブルをロードし、このとき該第1のメモリからコピーされたジャンプテーブルを上書きし、該マイクロプロセッサは、該第2のメモリにロードされたジャンプテーブルを参照することで、該第1のメモリに格納されている不具合が発生したモジュールの変わりに該第2のメモリにロードされている修正されたモジュールを実行することを特徴とする記憶装置におけるファームウェアの修正方法。

【請求項3】ホストコンピュータが書き込むデータを格納するための不揮発性半導体メモリと、ファームウェアが格納されている第1のメモリと、ファームウェアを処理するためのマイクロプロセッサを有する記憶装置において、該第1のメモリに格納されているファームウェアに不具合が発生したときには、該不揮発性半導体メモリに不具合が発生したファームウェアのモジュール、および不具合が発生したモジュールとの関係を示すジャンプテーブルが格納され、該不揮発性半導体メモリに修正さ

れたファームウェアのモジュールが格納されている場合には、該不揮発性半導体メモリから修正されたファームウェアのモジュールとジャンプテーブルをロードするための第2のメモリを有し、該第1のメモリに格納されている不具合が発生したモジュールの変わりに該第2のメモリに格納されている修正されたモジュールを実行することを特徴とする記憶装置。

【請求項4】ホストコンピュータが書き込むデータを格納するための不揮発性半導体メモリと、ファームウェアが格納されている第1のメモリと、ファームウェアを処理するためのマイクロプロセッサを有する記憶装置において、該第1のメモリに格納されているファームウェアに不具合が発生したときのファームウェアの修正方法であって、該第1のメモリに格納されているファームウェアに不具合が発生したときには、該不揮発性半導体メモリに不具合が発生したファームウェアのモジュール、および不具合が発生したモジュールとの関係を示すジャンプテーブルが格納され、電源オン処理において、該不揮発性半導体メモリに修正されたファームウェアのモジュールが格納されている場合には、該マイクロプロセッサは、該不揮発性半導体メモリに格納されているジャンプテーブルを参照するように切り替え、該マイクロプロセッサは、該不揮発性半導体メモリに格納されているジャンプテーブルを参照することで、該第1のメモリに格納されている不具合が発生したモジュールの変わりに該不揮発性半導体メモリに格納されている修正されたモジュールを実行することを特徴とする記憶装置におけるファームウェアの修正方法。

【請求項5】ホストコンピュータが書き込むデータを格納するための不揮発性半導体メモリと、ファームウェアが格納されているメモリと、ファームウェアを処理するためのマイクロプロセッサを有する記憶装置において、該ファームウェアに不具合が発生したときには、該不揮発性半導体メモリに不具合が発生したファームウェアのモジュール、および不具合が発生したモジュールとの関係を示すジャンプテーブルが格納され、該不揮発性半導体メモリに修正されたファームウェアのモジュールが格納されている場合には、該メモリに格納されている不具合が発生したモジュールの変わりに該不揮発性半導体メモリに格納されている修正されたモジュールを実行することを特徴とする記憶装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、電気的に書き換え可能な不揮発性半導体メモリを記憶媒体として用いた記憶装置に係り、特に、記憶装置に格納されたファームウェアの修正を容易に行うことを目的とした不揮発性半導体メモリを用いた記憶装置に関する。

【0002】

【従来の技術】不揮発性半導体メモリを用いた記憶装置

として、フラッシュメモリを用いた記憶装置がある。フラッシュメモリは、データの書き込みを行う前に、データ書き込みを行う一つ以上のセクタから構成されるブロックを消去しなければならない。また、パーソナルコンピュータ(PC)などのホストコンピュータに接続された場合、PCが発行するコマンドなどの解析を行い、PCが要求するデータの読み出しや書き込みを制御する必要がある。

【0003】このフラッシュメモリの制御やホストコンピュータ間の制御を行うために、記憶装置にはファームウェアが格納されている。このような記憶装置として、米国特許第5606660号公報がある。本従来例において、ファームウェアは不揮発性半導体メモリに格納され、RAMなどのメモリにロードされた後に、記憶装置に内蔵のマイクロプロセッサによって実行される。不揮発性半導体メモリにファームウェアが格納されていない場合には、ホストコンピュータからの特殊コマンドによって、ホストコンピュータが書き込むファームウェアを不揮発性半導体メモリに書き込む。

【0004】

【発明が解決しようとする課題】米国特許第5606660号公報に示される従来の記憶装置は、ファームウェアを不揮発性半導体メモリに格納するための手段についてのものであり、ファームウェアに不具合が発生した場合におけるファームウェアの修正に関して配慮がされておらず、容易にファームウェアを修正できないという問題がある。さらに、従来の記憶装置では、不揮発性半導体メモリに格納されたファームウェアをRAMに格納するために、RAMの容量が増大する問題がある。

【0005】本発明の目的は、不揮発性半導体メモリにファームウェアを格納した後に、ファームウェアの不具合が発生した場合でも、ファームウェアの修正を容易に行うことにある。

【0006】本発明の他の目的は、ファームウェアを修正するために使用されるメモリの容量を低減し、低価格な記憶装置を提供することにある。

【0007】

【課題を解決するための手段】上記目的を達成するために、本発明の記憶装置に格納されるファームウェアは、各機能ごとに分割された複数のモジュールと、各モジュールの呼び出し毎に参照されるジャンプテーブルで構成される。ジャンプテーブルは、各モジュールのアドレスを示している。また、本発明の記憶装置は、不揮発性半導体メモリであるフラッシュメモリ、マイクロプロセッサ、ファームウェアが格納されるROM、そしてROMに格納されているファームウェア内のジャンプテーブルまたは修正されたジャンプテーブルと修正されたモジュールをフラッシュメモリからロードするRAMから構成される。フラッシュメモリには、ホストコンピュータが書き込むデータと、修正されたジャンプテーブルや複数の

のモジュールが格納される。ROMには、予めファームウェアが格納されている。

【0008】まず、電源オン後、第1のメモリに格納されているジャンプテーブルが、マイクロプロセッサによって、ROMからRAMにコピーされる。ファームウェアに不具合が発生していないときには、RAMにコピーされたジャンプテーブルは、すべてROMに格納されているファームウェアの各モジュールのアドレスを示している。

【0009】ROMに格納されているファームウェアに不具合が発生した場合、フラッシュメモリには、不具合が発生したモジュールに対する修正したモジュールを格納する。同時に、ジャンプテーブルも、修正されたモジュールのアドレスを示すように修正され、フラッシュメモリに格納される。

【0010】ROMに格納されているジャンプテーブルをRAMにコピーした後、修正されたジャンプテーブルおよび複数のモジュールがフラッシュメモリに格納されている場合には、フラッシュメモリに格納されている修正されたジャンプテーブルおよび複数のモジュールはRAMにロードされる。このとき、ROMからコピーされたジャンプテーブルは、フラッシュメモリに格納されている修正されたジャンプテーブルに書き替えられる。これにより、ROMに格納されている不具合が発生したモジュールは参照されず、RAMにロードされている修正されたモジュールが参照される。

【0011】以上のように、不具合が発生したモジュールおよびジャンプテーブルを修正し、フラッシュメモリに格納することにより、ROMに格納されているファームウェアに不具合が発生した場合にも、容易にファームウェアの修正が可能になる。

【0012】また、ファームウェアの修正のために必要になるRAMの容量は、不具合が発生したモジュールとジャンプテーブルの容量で十分であるので、RAM容量を低減でき、低価格な記憶装置を提供できる。

【0013】

【発明の実施の形態】以下、本発明に係る不揮発性半導体メモリを用いた記憶装置の実施例について説明する。

【0014】図1に、本発明の一実施例である記憶装置の構成をコンピュータの外部記憶装置への適用を例にとり示す。

【0015】図1において、2が外部記憶装置であり、ホストコンピュータ1の外部記憶装置である。ホストコンピュータ1は、記憶装置に対してデータの格納や読み出しを行う装置であり、例えばパーソナルコンピュータ(PC)である。外部記憶装置2は、不揮発性半導体メモリとしてフラッシュメモリを用いていることからフラッシュメモリカードと呼ばれる。

【0016】このフラッシュメモリカード2は、標準バス101を介してホストコンピュータ1からのコマンド

やデータの授受を行う。標準バス101には、PCMCIAインタフェースやSCSIインタフェースなど様々なインタフェースがあり、外部記憶装置を必要とするホストコンピュータ1と間のプロトコルの取り決めを有するものであれば特に限定はない。

【0017】フラッシュメモリカード2において、21は、ホストコンピュータ1やフラッシュメモリ22とのインタフェースを司り、マイクロプロセッサ24の指示に従って、ホストコンピュータ1やフラッシュメモリ22間のデータ転送を行うコントローラである。

【0018】22は、ホストコンピュータが書き込むデータを格納するためのフラッシュメモリであり、複数のフラッシュメモリチップから構成される。フラッシュメモリ22には、ホストコンピュータが取り扱うユーザデータや修正されたモジュールやジャンプテーブル、そしてフラッシュメモリに格納されているユーザデータを管理するための管理情報が格納されている。

【0019】23は、ホストコンピュータ1との間でデータの授受を行うとき、データを一時格納するためのデータバッファである。データバッファ23は、マイクロプロセッサ24がフラッシュメモリ22に格納されているデータを読み出したり、マイクロプロセッサ24がフラッシュメモリ22にデータを書き込むときにも使用される。データバッファ26は、スタティックRAMやダイナミックRAMそしてランダムアクセスが可能なフラッシュメモリなどのランダムアクセスが可能なメモリであればよい。

【0020】24は、マイクロプロセッサであり、ホストコンピュータ1が書き込むコマンドの制御やフラッシュメモリ22の管理、そしてフラッシュメモリ22とデータバッファ23間やホストコンピュータ1とデータバッファ23間のデータ転送を制御する。

【0021】25は、ファームウェアが格納されている不揮発性のメモリ（ROM）である。ROM25は、マスクROMやEEPROMそしてフラッシュメモリなどの不揮発性のメモリであればよい。

【0022】26は、フラッシュメモリ22に格納されている修正されたモジュールやジャンプテーブルがロードされるランダムアクセスが可能なメモリ（RAM）である。また、RAM26は、マイクロプロセッサ24が使用するワークメモリとしても使用可能である。RAM26は、スタティックRAMやダイナミックRAMそしてランダムアクセスが可能なフラッシュメモリなどのメモリであればよい。

【0023】ここで、フラッシュメモリ22は、フラッシュバス201を介してコントローラ21に接続される。フラッシュバス201は、フラッシュメモリ22に依存するインタフェースを提供する。データバッファ23は、データバッファバス202を介してコントローラ21に接続される。データバッファバス202は、デ-

ータバッファ23に依存するインタフェースを提供する。コントローラ21、マイクロプロセッサ24、ROM25そしてRAM26は、ローカルバス203を介して、それぞれが接続される。ローカルバス203は、マイクロプロセッサ24に依存するインタフェースを提供する。

【0024】図2に、フラッシュメモリ22のチップ0の内部構成を示す。

【0025】ブロックアドレス0～n-1には、ユーザデータが格納される。ブロックアドレスnには、修正されたファームウェアが格納される。ブロックアドレスn以降のブロックは、フラッシュメモリ22を管理するための情報が格納される。また、それぞれのユーザデータ部は、ユーザデータ管理部を持ち、ユーザデータ部に対する状態などの管理情報を保持している。ユーザデータ管理部の使用方法に関しては省略する。

【0026】修正されたファームウェアが格納されている修正ファームウェア格納部221は、修正されたジャンプテーブルや複数の修正されたモジュールが格納されている。ユーザデータ部と同様に、修正ファームウェア格納部221は修正ファーム管理部222を持つ。修正ファーム管理部222は、修正ファームウェア格納部221に修正されたファームウェアが格納されているかどうかを示す修正ファーム有無フラグなどの情報を保持している。ROM25に格納されているファームウェアに不具合が発生していない場合には、修正ファーム有無フラグは修正されたファームウェアがないことを示す。

【0027】ここで、ブロックアドレスnは、予め決められている。また、図2では、修正されたファームウェアのモジュールやジャンプテーブルを格納するために一つのブロックを使用した場合について示しているが、修正されたファームウェアのモジュールやジャンプテーブルを複数のブロックに格納してもよい。

【0028】図3は、ROM25に格納されているファームウェアの内部構成を示している。

【0029】ROM25に格納されているファームウェアは、電源オン処理モジュール、初期ジャンプテーブル、初期モジュール1、・・・、初期モジュールkから構成される。電源オン処理モジュールは、電源オン処理時に実行されるモジュールである。初期ジャンプテーブルは、初期モジュール1、・・・、初期モジュールkのアドレスを示している。初期モジュール1、・・・、初期モジュールkは、機能ごとに分割されたプログラムである。

【0030】図4は、ROM25に格納されている電源オン処理モジュールを処理するマイクロプロセッサのフローチャートである。

【0031】まず、ステップ1001において、マイクロプロセッサ23およびコントローラ21の初期設定を行う。

【0032】次いで、ステップ1002において、ROM25に格納されている初期ジャンプテーブルをRAM26にコピーする。図5は、ステップ1002を処理した後のRAM26の内容を示している。

【0033】ステップ1003では、フラッシュメモリ22の修正されたファームウェアが格納されているブロックアドレスnの修正ファーム管理部222をデータバッファ23に転送している。その後、マイクロプロセッサ24は、データバッファ23に転送された修正ファーム管理部222の修正ファーム有無フラグをリードし、フラッシュメモリ22のブロックアドレスnに修正されたモジュールやジャンプテーブルが格納されているかどうかを確認する(ステップ1004)。

【0034】修正されたモジュールやジャンプテーブルがフラッシュメモリ22のブロックアドレスnに格納されている場合には、ステップ1005およびステップ1006を処理する。ステップ1005は、フラッシュメモリ22の修正されたファームウェアが格納されているブロックアドレスnの修正ファームウェア格納部221をデータバッファ23に転送している。ステップ1006では、データバッファ23に転送された修正ファームウェア格納部をRAM26にコピーしている。

【0035】図6は、ステップ1005およびステップ1006の処理を行った後のRAM26の内容を示している。ここで、ステップ1002でROM25からコピーされた初期ジャンプテーブルは、フラッシュメモリ22に格納されていた修正ジャンプテーブルの書き替えられる。ステップ1006の終了した後は、ステップ1007に進み、次の処理を行う。

【0036】修正されたモジュールやジャンプテーブルがフラッシュメモリ22のブロックアドレスnに格納されている場合には、ステップ1007に進み、次の処理を行う。

【0037】図7は、修正ファームウェア管理部222の修正ファーム有無フラグが修正ファームウェアが格納されていないことを示している場合、つまりROM25に格納されているファームウェアに不具合が発生していない場合のファームウェアのフローを図示したものである。RAM26には、ROM25に格納されている初期ジャンプテーブルがコピーされている。

【0038】図7において、初期モジュール1のモジュールhを呼び出す箇所251では、初期ジャンプテーブルの261を参照し、モジュールhのアドレスを得る。261は、初期モジュールhのアドレスを示しているため、初期モジュール1から初期モジュールhに処理が移る。

【0039】同様に、初期モジュールkのモジュールjを呼び出す箇所252では、初期ジャンプテーブルの262を参照し、モジュールjのアドレスを得る。262は、初期モジュールjのアドレスを示しているため、初

期モジュールkから初期モジュールjに処理が移る。

【0040】図8は、修正ファームウェア管理部222の修正ファーム有無フラグが修正ファームウェアが格納されていることを示している場合、つまりROM25に格納されているファームウェアに不具合が発生している場合のファームウェアのフローを図示したものである。また、図8では、ROM25内の初期モジュールhと初期モジュールjに不具合が発生したことにより、初期モジュールhおよび初期モジュールjに対する修正された修正モジュールhと修正モジュールjがRAM26に格納されている。さらに、修正モジュールhと修正モジュールjのアドレスを変更するために、初期ジャンプテーブルに対する修正された修正ジャンプテーブルもRAM26に格納されている。修正ジャンプテーブル、修正モジュールhおよび修正モジュールjがRAM26へ格納される方法は、図4および図6を用いて説明したように行われる。

【0041】図8において、初期モジュール1のモジュールhを呼び出す箇所251では、修正ジャンプテーブルの263を参照し、モジュールhのアドレスを得る。263は、修正モジュールhのアドレスを示しているため、初期モジュール1から修正モジュールhに処理が移る。

【0042】同様に、初期モジュールkのモジュールjを呼び出す箇所252では、修正ジャンプテーブルの264を参照し、モジュールjのアドレスを得る。264は、修正モジュールjのアドレスを示しているため、初期モジュールkから修正モジュールjに処理が移る。

【0043】ここで、図7の初期ジャンプテーブルの261と図8の修正ジャンプテーブル263はRAM26上で同一のアドレスである。同様に、図7の初期ジャンプテーブルの262と図8の修正ジャンプテーブル264もRAM26上で同一のアドレスである。また、マイクロプロセッサ24は、RAM26に格納されているジャンプテーブルを用いて、モジュールの呼び出しを行う。

【0044】以上のように、RAM26に格納されたジャンプテーブルを使用することにより、ROM25に格納されているファームウェアに不具合が発生した場合でも、不具合が発生したモジュールをRAM26に格納し、さらにジャンプテーブルを修正することで、容易にファームウェアの不具合を対策できる。また、不具合対策のために必要となるRAM26の容量は、ジャンプテーブルと不具合が発生したモジュールを格納する容量だけで良いので、RAM容量を低減でき、低価格なフラッシュメモリカード2を提供できる。

【0045】次に、修正されたジャンプテーブルやモジュールをフラッシュメモリ22に格納するための手順について図9を用いて説明する。図9および図10は、図4で説明した電源オン処理後のファームウェアを処理す

るマイクロプロセッサ24にフローチャートである。

【0046】まず、ステップ2002において、ホストコンピュータ1がコマンドをフラッシュメモリ2に発行された場合、ステップ2003でホストコンピュータ1が発行したコマンドを判定する。ステップ2003において、ホストコンピュータ1が発行したコマンドが特殊ライトコマンドである場合には、ステップ2005に進み、特殊ライトコマンド以外の場合には、ステップ2004の通常のコマンド処理を行う。特殊ライトコマンドとは、フラッシュメモリ22に修正したジャンプテーブルとモジュールを書き込むためのコマンドである。

【0047】ステップ2004の通常コマンド処理は、ホストコンピュータ1がユーザデータを書き込んだり、読み出したり、またはフラッシュメモリカード2の情報を読み出したりするためのコマンドであり、ここでは説明を省略する。ステップ2004が終了後は、ステップ2002に戻り、ホストコンピュータ1からの次のコマンドを待つ。

【0048】ステップ2003で特殊ライトコマンドと判定されると、ステップ2005において、ホストコンピュータ1からデータバッファ23へのデータ転送をコントローラ21に設定する。

【0049】次いで、ステップ2006において、ホストコンピュータ1が発行したコマンドに対する準備が整ったことをコントローラ21に設定し、ホストコンピュータ1からのデータ転送終了を待つ（ステップ2007）。

【0050】ホストコンピュータ1からのデータ転送が終了すると、ステップ2008において、修正ファーム管理部222の修正ファーム有無フラグに対応するデータバッファ23に修正ファームウェア格納部221に修正されたジャンプテーブルとモジュールが格納されていることを示すフラグを書き込む。

【0051】その後、ステップ2009において、データバッファ23に書き込まれているホストコンピュータ1からのデータをフラッシュメモリ22のブロックアドレスnの修正ファームウェア格納部221に、また、データバッファ23の修正ファーム管理部222に対応するデータをフラッシュメモリ22のブロックアドレスnの修正ファーム管理部222に転送する。

【0052】フラッシュメモリ22へのデータ転送終了を待ち（ステップ2010）、データ転送が終了した後、ステップ2011において、フラッシュメモリ22にプログラム開始を設定する。

【0053】ステップ2012において、フラッシュメモリ22へのプログラムが終了した後に、ステップ2002に戻り、ホストコンピュータ1からの次のコマンドを待つ。

【0054】ここで、ファームウェアを修正することは、非常に危険な処理である。そこで、フラッシュメモ

リカード2に制御ピンを設定する。ステップ2003における特殊ライトコマンドの判定において、前記制御ピンも判定に加える。例えば、グランドレベルを示しているときには、ホストコンピュータ1が特殊ライトコマンドを発行しても、修正ファームウェア格納部221および修正ファーム管理部への書き込みを行わないようにする。

【0055】図4に示した電源オン処理モジュールを実行するマイクロプロセッサ24のフローチャートの他に実施例について、図11を用いて説明する。

【0056】まず、ステップ3001において、マイクロプロセッサ23およびコントローラ21の初期設定を行う。

【0057】次いで、ステップ3002では、フラッシュメモリ22の修正されたファームウェアが格納されているブロックアドレスnの修正ファーム管理部222をデータバッファ23に転送している。その後、マイクロプロセッサ24は、データバッファ23に転送された修正ファーム管理部222の修正ファーム有無フラグをリードし、フラッシュメモリ22のブロックアドレスnに修正されたモジュールやジャンプテーブルが格納されているかどうかを確認する（ステップ3003）。

【0058】修正されたモジュールやジャンプテーブルがフラッシュメモリ22のブロックアドレスnに格納されている場合には、ステップ3004、ステップ3005そしてステップ3006を処理する。ステップ3004は、フラッシュメモリ22の修正されたファームウェアが格納されているブロックアドレスnの修正ファームウェア格納部221をデータバッファ23に転送している。ステップ3005では、データバッファ23に転送された修正ファームウェア格納部をRAM26にコピーしている。ステップ3006では、ジャンプテーブルをRAM26にコピーされた修正ジャンプテーブルに変更するために、ROM35の初期ジャンプテーブルのアドレスに対するオフセットを設定している。オフセットを設定することにより、ROM35の初期ジャンプテーブルの変わりに、RAM26にコピーされた修正ジャンプテーブルを使用することが可能になる。ステップ3006の後、ステップ3007に進み、次の処理を行う。

【0059】修正されたモジュールやジャンプテーブルがフラッシュメモリ22のブロックアドレスnに格納されている場合には、ステップ3007に進み、次の処理を行う。

【0060】図12は、修正ファームウェア管理部222の修正ファーム有無フラグが修正ファームウェアが格納されていないことを示している場合、つまりROM25に格納されているファームウェアに不具合が発生していない場合のファームウェアのフローを図示したものである。

【0061】図12において、初期モジュール1のモジ

ジュールhを呼び出す箇所251では、初期ジャンプテーブルの253を参照し、ジュールhのアドレスを得る。253は、初期ジュールhのアドレスを示しているので、初期ジュール1から初期ジュールhに処理が移る。

【0062】同様に、初期ジュールkのジュールjを呼び出す箇所252では、初期ジャンプテーブルの254を参照し、ジュールjのアドレスを得る。254は、初期ジュールjのアドレスを示しているので、初期ジュールkから初期ジュールjに処理が移る。

【0063】ここで、修正ファームウェア管理部222の修正ファーム有無フラグが修正ファームウェアが格納されていることを示している場合、つまりROM25に格納されているファームウェアに不具合が発生している場合のファームウェアのフローは、図8と同一である。

【0064】図4に示した電源オン処理モジュールを実行するマイクロプロセッサ24のフローチャートのさらなる他に実施例について、図13を用いて説明する。

【0065】まず、ステップ4001において、マイクロプロセッサ23およびコントローラ21の初期設定を行う。

【0066】次いで、ステップ4002では、フラッシュメモリ22の修正されたファームウェアが格納されているブロックアドレスnの修正ファーム管理部222をデータバッファ23に転送している。その後、マイクロプロセッサ24は、データバッファ23に転送された修正ファーム管理部222の修正ファーム有無フラグをリードし、フラッシュメモリ22のブロックアドレスnに修正されたモジュールやジャンプテーブルが格納されているかどうかを確認する(ステップ4003)。

【0067】修正されたモジュールやジャンプテーブルがフラッシュメモリ22のブロックアドレスnに格納されている場合には、ステップ4004する。ステップ4004では、ジャンプテーブルをフラッシュメモリ22に格納された修正ジャンプテーブルに変更するために、ROM35の初期ジャンプテーブルのアドレスに対するオフセットを設定している。オフセットを設定することにより、ROM35の初期ジャンプテーブルの変わりに、フラッシュメモリ22に格納された修正ジャンプテーブルを使用することが可能になる。ステップ4004の後、ステップ4005に進み、次の処理を行う。

【0068】修正されたモジュールやジャンプテーブルがフラッシュメモリ22のブロックアドレスnに格納されている場合には、ステップ4005に進み、次の処理を行う。

【0069】図14は、修正ファームウェア管理部222の修正ファーム有無フラグが修正ファームウェアが格納されていることを示している場合、つまりROM25に格納されているファームウェアに不具合が発生している場合のファームウェアのフローを図示したものであ

る。また、図14では、ROM25内の初期ジュールhと初期ジュールjに不具合が発生したことにより、初期ジュールhおよび初期ジュールjに対する修正された修正ジュールhと修正ジュールjがフラッシュメモリ22に格納されている。さらに、修正ジュールhと修正ジュールjのアドレスを変更するために、初期ジャンプテーブルに対する修正された修正ジャンプテーブルもフラッシュメモリ22に格納されている。ここで、フラッシュメモリ22は、ランダムな読み出しが可能なメモリである。

【0070】図14において、初期ジュール1のジュールhを呼び出す箇所251では、修正ジャンプテーブルの223を参照し、ジュールhのアドレスを得る。223は、修正ジュールhのアドレスを示しているので、初期ジュール1から修正ジュールhに処理が移る。

【0071】同様に、初期ジュールkのジュールjを呼び出す箇所252では、修正ジャンプテーブルの224を参照し、ジュールjのアドレスを得る。224は、修正ジュールjのアドレスを示しているので、初期ジュールkから修正ジュールjに処理が移る。

【0072】図13に示すファームウェアの修正方法では、図1に示すRAM26が必要なくなるので、さらに低価格なフラッシュメモリカードを提供できる。

【0073】

【発明の効果】以上説明したように、本発明によれば、フラッシュメモリなどの不揮発性半導体メモリを用いた記憶装置において、内蔵されるファームウェアの修正を容易に行うことができ、低価格な記憶装置を提供できる効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例を示す外部記憶装置の構成を示すブロック図である。

【図2】フラッシュメモリ22のチップ0における内部構成を示す図である。

【図3】ROM25に格納されているファームウェアの内部構成を示す図である。

【図4】ROM25に格納されている電源オン処理モジュールを処理するマイクロプロセッサのフローチャートである。

【図5】図4のステップ1002を処理した後のRAM26の内容を示す図である。

【図6】図4のステップ1005およびステップ1006の処理を行った後のRAM26の内容を示す図である。

【図7】修正ファームウェア管理部222の修正ファーム有無フラグが修正ファームウェアが格納されていないことを示している場合のファームウェアのフロー図である。

【図8】修正ファームウェア管理部222の修正ファーム

ム有無フラグが修正ファームウェアが格納されていることを示している場合のファームウェアのフロー図である。

【図9】電源オン処理後のファームウェアを処理するマイクロプロセッサ24にフローチャートである。

【図10】電源オン処理後のファームウェアを処理するマイクロプロセッサ24にフローチャートである。

【図11】他の実施例である電源オン処理モジュールを実行するマイクロプロセッサ24のフローチャートである。

【図12】修正ファームウェア管理部222の修正ファーム有無フラグが修正ファームウェアが格納されていないことを示している場合のファームウェアのフロー図である。


【図13】他の実施例である電源オン処理モジュールを実行するマイクロプロセッサ24のフローチャートである。

【図14】修正ファームウェア管理部222の修正ファーム有無フラグが修正ファームウェアが格納されていることを示している場合のファームウェアのフロー図である。


【符号の説明】

1…ホストコンピュータ、 2…フラッシュメモリカード（記憶装置）、21…コントローラ、
22…フラッシュメモリ、23…データバッファ、
24…マイクロプロセッサ、25…ROM、
26…RAM。


【図1】




【図2】




【図12】



【図3】




【図5】




【図4】

図4




【図7】

図7




【図8】


図8



【図6】




【図10】




【図13】


図13



【図9】




【図14】



【図11】

図11



PATENT OFFICE (JP)

Published Unexamined Patent Application(A)
Japanese patent Laid-Open No. Hei 11-265283
Laid-Open Date: September 28, 1999

Int. Cl. ⁴	Identification No.	Reference No.
G06 9/06	540	G06F 9/06 540E 540M
9/22	370	9/22 370
12/6	520	12/06 520E

*Request for Examination: not requested
No. of claims: 5 (Total 12 pages)

Title of the Invention: METHOD FOR CORRECTING FIRMWARE IN MEMORY DEVICE
AND MEMORY DEVICE

Japanese Patent Application No. Hei 10-68102

Application Date: March 18, 1998

Inventor:

Takayuki Tamura

c/o System Development Laboratory, Hitachi, Ltd.
1099, Ozenji, Asao-ku, Kawasaki-shi, Kanagawa

Inventor:

Kunihiro Katayama

c/o System Development Laboratory, Hitachi, Ltd.
1099, Ozenji, Asao-ku, Kawasaki-shi, Kanagawa

Inventor:

Kazuo Nakamura

c/o Semiconductor & Integrated Circuits, Hitachi, Ltd.
20-1, Josuihonmachi 5-chome, Kodaira-shi

Applicant:

Hitachi, Ltd.

6, Kanda Surugadai 4-chome, Chiyoda-ku, Tokyo

Agent:

Patent Attorney

Masao Ogawa

(54) TITLE OF THE INVENTION: METHOD FOR CORRECTING FIRMWARE IN
MEMORY DEVICE AND MEMORY DEVICE

(57) OBJECT: To provide a low-price memory device that is formed
with such a non-volatile semiconductor memory as a flash memory
and enables the firmware built in it to be corrected easily.

SOLUTION: In a flash memory card 2, instead of an error-occurred
firmware module detected in a ROM 25, a corrected firmware module
stored in a RAM 26 is used to restore the firmware in the ROM
25 from the error. The corrected firmware module is loaded from
the flash memory 22 to the RAM 26 when the flash memory is powered.

WHAT IS CLAIMED IS:

1. A method for restoring firmware stored in a first memory from an error in a memory device comprising a non-volatile semiconductor memory for storing data written from a host computer, a first memory for storing said firmware, and a microprocessor for executing said firmware,

wherein said non-volatile memory stores an error-occurred firmware module and a jump table for denoting a relationship with said error-occurred firmware module when an error occurs in said firmware stored in said first memory,

wherein said error-corrected firmware module and said jump table are loaded from said non-volatile semiconductor memory to a second memory if said non-volatile semiconductor memory stores said error-corrected firmware module and said jump table upon a power on processing, and

wherein said microprocessor refers to said jump table loaded into said second memory to execute said error-corrected firmware module loaded in said second memory instead of said error-occurred firmware module stored in said first memory.

2. The method according to claim 1,

wherein said jump table stored in said first memory is copied into said second memory upon a power on processing,

wherein said microprocessor refers to said jump table

stored in said second memory when said non-volatile semiconductor memory does not store said error-corrected firmware module, thereby executing said firmware stored in said first memory, and

wherein said error-corrected firmware module and said jump table are loaded from said non-volatile semiconductor memory to said second memory when said non-volatile semiconductor memory stores said error-corrected firmware module while said jump table copied from said first memory is overwritten on said loaded jump table, and

wherein said microprocessor refers to said jump table loaded into said second memory to execute said error-corrected firmware module loaded in said second memory instead of said error-occurred firmware module stored in said first memory.

3. A memory device comprising a non-volatile memory for storing data written from a host computer, a first memory for storing firmware, and a microprocessor for executing said firmware,

wherein said memory device further includes a second memory into which an error-corrected firmware module and a jump table are to be loaded from said non-volatile semiconductor memory, and

wherein said memory device executes said error-corrected firmware module stored in said second memory instead of said

error-occurred firmware module stored in said first memory if said non-volatile semiconductor memory stores said error-occurred firmware module and said jump table denoting a relationship with said error-occurred firmware module, as well as said non-volatile semiconductor memory further stores an error-corrected firmware module when an error occurs in said firmware stored in said first memory.

4. A method for correcting error-occurred firmware stored in a first memory comprising a memory device provided with a non-volatile semiconductor memory for storing data written from a host computer, a first memory for storing said firmware, and a microprocessor for executing said firmware,

wherein said microprocessor, when an error occurs in said firmware stored in said first memory, refer to a jump table stored in said non-volatile semiconductor memory to execute an error-corrected firmware module stored in said non-volatile semiconductor memory instead of said error-occurred firmware module stored in said first memory when said non-volatile semiconductor memory stores said error-occurred firmware module and said jump table denoting a relationship with said error-occurred firmware module, and if said non-volatile semiconductor memory further stores an error-corrected firmware module upon a power-on processing.

5. A memory device provided with a non-volatile

semiconductor memory for storing data written from a host computer, a memory for storing firmware, and a microprocessor for executing said firmware;

wherein said memory device, when an error occurs in said firmware, executes an error-corrected firmware module stored in said non-volatile semiconductor memory instead of said error-occurred firmware module stored in said memory if said non-volatile semiconductor memory stores said error-occurred firmware module and said jump table denoting a relationship with said error-occurred firmware module, as well as if said non-volatile semiconductor memory further stores an error-corrected firmware module.

DETAILED DESCRIPTION OF THE INVENTION

[0001]

FIELD OF THE INVENTION

The present invention relates to a memory device that uses an electrically rewritable non-volatile semiconductor memory as a recording medium, more particularly to a memory device formed with a non-volatile semiconductor memory that enables its built-in firmware to be corrected easily.

[0002]

DESCRIPTION OF THE PRIOR ART

There is a memory device formed with such a flash memory as a non-volatile semiconductor memory. The flash memory, when

data is written in a block consisting of one or more sectors, is required to erase the data from the block before the writing. If such a memory device is connected to such a host computer as a personal computer (PC), the memory device is required to analyze commands, etc. issued from the PC to control reading/writing of data requested from the PC.

[0003]

Firmware is stored in such a memory device and used to control this flash memory and processings between host computers. Such a memory device is disclosed, for example, in the official gazette of US Patent No.5606660. In this conventional memory device, the firmware is stored in a non-volatile semiconductor memory and loaded into such a memory as a RAM to be executed by a microprocessor built in the memory device. If the firmware is not stored in the non-volatile semiconductor memory, the subject host computer writes the firmware in the non-volatile semiconductor memory with a special command.

[0004]

[PROBLEMS TO BE SOLVED BY THE INVENTION]

The official gazette of US Patent No.5606660 describes means for storing the subject firmware in a non-volatile semiconductor memory. However, the gazette does not describe any consideration to be taken to correct errors to occur in the firmware. According to the method described in the gazette,

therefore, firmware errors cannot be corrected so easily. This is a problem in the convention memory device. In addition, the RAM capacity increases, since the firmware stored in the non-volatile semiconductor memory is loaded into the RAM. This is another problem in the conventional memory device.

[0005]

Under such circumstances, it is an object of the present invention to make it easy to correct firmware errors even when the errors occur after the firmware is stored in a non-volatile semiconductor memory.

[0006]

It is another object of the present invention to provide a low-price memory device capable of reducing the capacity of the memory used to correct firmware errors.

[0007]

[MEANS FOR SOLVING THE PROBLEMS]

In order to achieve the above objects, according to one aspect of the present invention, the firmware stored in the memory device is configured by a plurality of modules, each corresponding to a function and a jump table to be referred to at the time of calling each module. The jump table stores the address of each firmware module. Furthermore, according another aspect of the present invention, the memory device is configured by a flash memory that is a non-volatile

semiconductor memory, as well as a microprocessor, a ROM for storing the firmware, and a RAM into which the jump table provided in the firmware stored in the ROM or a corrected version of the jump table and a corrected firmware module are loaded. The flash memory stores data written from a host computer, an updated jump table, and a plurality of firmware modules. The ROM stores the firmware beforehand.

[0008]

When the memory device is powered, the jump table stored in the first memory (ROM) is copied into the RAM by the microprocessor. When no error is detected in the firmware, the jump table copied into the RAM denotes the address of each firmware module stored in the ROM as it is.

[0009]

If an error is detected in the firmware stored in the ROM, however, the error is corrected, and then the error-corrected firmware module is stored in the flash memory. At the same time, the jump table is updated so as to denote the address of the error-corrected firmware module, and then stored in the flash memory.

[0010]

If an updated jump table and a plurality of firmware modules are stored in the flash memory after the jump table is copied from the ROM into the RAM, the updated jump table and

the plurality of firmware modules are loaded into the RAM. At this time, the jump table copied from the ROM is overwritten with the updated jump table stored in the flash memory. Consequently, the error-occurred firmware module stored in the ROM is never referred to. Instead, the corrected firmware module loaded in the RAM comes to be referred to.

[0011]

As described above, because both of an error-occurred firmware module and the jump table are corrected/updated before they are stored in the flash memory, the firmware is recovered easily even from errors that occur while it is stored in the ROM.

[0012]

The capacity of the error-occurred module and the jump table is enough to cover the capacity of the RAM required to correct the firmware, so that it is possible to realize a low-price memory device that can reduce the RAM capacity.

[0013]

[DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT]

Hereunder, a description will be made for a memory device composed of a non-volatile semiconductor memory in an embodiment of the present invention with reference to the accompanying drawings.

[0014]

Fig.1 shows a block diagram of a memory device in the embodiment of the present invention. The memory device shown in Fig.1 is employed as an external memory device of a computer.

[0015]

In Fig.1, reference numeral 2 denotes an external memory device used for a host computer 1. The host computer 1 stores/reads data in/from the memory device. For example, the host computer 1 is a personal computer (PC). The external memory device 2 is referred to as a flash memory card, since the flash memory is used as the non-volatile semiconductor memory (memory device).

[16]

The flash memory card 2 sends/receives commands and data to/from the host computer 1 through a standard bus 101. While various interfaces such as the PCMCIA interface and the SCSI interface are usable for the standard bus 101, any of those interfaces can be used for the bus 101 if it uses a predetermined protocol between the host computer 1 and the external memory device required for the host computer 1.

[0017]

The flash memory card 2 includes a controller 21 for interfacing with the host computer 1 and a flash memory 22 and controlling data transfer between itself and the host computer 1/flash memory 22 according to the instruction from the

microprocessor 24.

[0018]

Reference numeral 22 denotes flash memory for storing data written from the host computer 1 and composed of a plurality of flash memory chips. The flash memory 22 stores management information for managing user data handled by the host computer 1, as well as error-corrected firmware modules and an updated jump table and management information used to manage user data.

[0019]

Reference numeral 23 denotes a data buffer for storing data temporarily to be sent/received to/from the host computer 1. The data buffer 23 is also used when the microprocessor 24 reads/writes data from/in the flash memory 22. The data buffer 26 may be any memory such as a static RAM, a dynamic RAM, and a flash memory if it can be accessed at random.

[0020]

Reference numeral 24 denotes a microprocessor that controls commands to be written by the host computer 1, manages the flash memory 22, and controls data transfer between the flash memory 22 and the data buffer 23 and between the host computer 1 and the data buffer 23.

[0021]

Reference numeral 25 denotes a non-volatile memory (ROM) that stores the firmware. The non-volatile memory (ROM) 25 may

be any of a masked ROM, an EEPROM, and a flash memory.

[0022]

Reference numeral 26 denotes a memory (RAM) that can be accessed at random. Corrected firmware modules and the updated jump table are loaded into this memory 26. The memory (RAM) 26 can also be used as a work memory of the microprocessor 24. The RAM 26 may be any of a static RAM, a dynamic RAM, and a flash memory if it can be accessed at random.

[23]

The flash memory 22 is connected to the controller 21 through a flash bus 201. The flash bus 201 has an interface that depends on the flash memory 22. The data buffer 23 is connected to the controller 21 through a data buffer bus 202. The data buffer bus 202 has an interface that depends on the data buffer 23. The controller 21, the microprocessor 24, the ROM 25, and the RAM 26 are connected to each another through a local bus 203. The local bus 203 has an interface that depends on the microprocessor 24.

[0024]

Fig.2 shows an internal block diagram of a chip 0 of the flash memory 22.

[0025]

User data is stored in block addresses 0 to n-1 of the chip 0 respectively. A block address n stores a corrected

firmware module. The block space following the block address n stores information used to manage the flash memory 22. Each user data part includes a user data management part, which retains management information for managing, for example, the state of the user data part. How to use the user data management part will be omitted here.

[0026]

A corrected firmware storage part 221 for storing a corrected version of the firmware also stores the updated jump table and a plurality of error-corrected firmware modules. Similarly to the user data part, the corrected firmware storage part 221 includes a corrected firmware management part 222. The corrected firmware management part 222 retains such information as a corrected firmware presence/absence flag that denotes whether or not any corrected firmware module is stored in the corrected firmware storage part 221. When no error is detected in the firmware stored in the ROM 25, the corrected firmware presence/absence flag denotes that there is no error-corrected firmware module therein.

[0027]

The block address n is predetermined. In Fig.2, a block is used to store error-corrected firmware modules and an updated jump table. However, those error-corrected firmware modules and the updated jump table may also be stored over a plurality

of blocks.

[0028]

Fig.3 shows an internal block diagram of the firmware stored in the ROM 25.

[0029]

The firmware stored in the ROM 25 consists of a power-on processing module, an initial jump table, and initial modules 1 to k. The power-on processing module is executed when the memory device is powered. The initial jump table retains addresses of the initial modules 1 to k. Each of the initial modules 1 to k is a program dedicated to a function.

[0030]

Fig.4 shows a flowchart of the processings performed by the microprocessor 23 for executing the power-on processing module stored in the ROM 25.

[0031]

At first, the microprocessor 23 initializes the microprocessor 23 and the controller 21 in step 1001.

[0032]

The microprocessor 23 then copies the initial jump table stored in the ROM 25 into the RAM 26 in step 1002. Fig.5 shows the contents in the RAM 26 after the processing in step 1002 is completed.

[0033]

In step 1003, the microprocessor 23 transfers the corrected firm management part 222 stored in a block address n to the data buffer 23. The block address n stores a corrected version of the firmware stored in the flash memory 22. After that, the microprocessor 23 reads the corrected firmware presence/absence flag in the corrected firmware management part 222 to check whether or not any error-corrected module and/or updated jump table is stored in the block address n in the flash memory 22 (step 1004).

[0034]

If the check result is YES (stored), the microprocessor 23 executes the processings in steps 1005 and 1006. In step 1005, the microprocessor 23 transfers the corrected firmware storage part 221 stored in the block address n to the data buffer 23. The block address n stores a corrected version of the firmware stored in the flash memory 22. In step 1006, the microprocessor 23 copies the corrected firmware storage part transferred to the data buffer 23 into the RAM 26.

[0035]

Fig.6 shows the contents of the RAM 26 after the processings in steps 1005 and 1006 are completed. The initial jump table copied from the ROM 25 in step 1002 is overwritten with the updated jump table stored in the flash memory 22. After the processing in step 1006, the microprocessor 23 executes the

processing in step 1007.

[0036]

If any error-corrected firmware module and/or jump table is stored in the block address n in the flash memory 22, the microprocessor 23 executes the processing in step 1007.

[0037]

Fig.7 shows a firmware operation flow when the corrected firmware presence/absence flag in the corrected firmware management part 222 denotes that no corrected version of the firmware is stored in the part 222, that is, when no error occurs in the firmware stored in the ROM 25. The RAM 26 stores an initial jump table copied from the ROM 25.

[0038]

In Fig.7, the initial jump table 261 is referred to at a place 251 where a module h of the initial module 1 is called so as to obtain the address of the module h. Reference numeral 261 denotes the address of the initial module h, so that control is passed from the initial module 1 to the initial module h.

[39]

Similarly, at the place 252 where the module j of the initial module k is called, the initial jump table 262 is referred to so as to obtain the address of the module j. Reference numeral 262 denotes the address of the initial module j, so that control is passed from the initial module k to the initial module j.

[0040]

Fig.8 shows a firmware operation flow when the corrected firmware presence/absence flag in the corrected firmware management part 222 denotes that a corrected version of the firmware is stored in the part 222, that is, when an error occurs in the firmware stored in the ROM 25. In Fig.8, an error occurs in each of the initial modules h and j, so that corrected versions of the initial modules h and j are stored in the RAM 26. In addition, an updated version of the initial jump table is also stored in the RAM 26 so as to update the addresses of the corrected initial modules h and j. At this time, the updated jump table and the corrected initial modules h and j are stored in the RAM 26 as described with reference to Figs.4 and 6.

[41]

In Fig.8, at the place 251 where the module h of the initial module 1 is called, the updated jump table 263 is referred to so as to obtain the address of the module h. Reference numeral 263 denotes the address of the corrected module h, so that control is passed from the initial module 1 to the corrected module h.

[0042]

Similarly, at the place 252 where the module j of the initial module k is called, the updated jump table 264 is referred to so as to obtain the address of the module j. Reference numeral 264 denotes the address of the corrected module j, so that control

is passed from the initial module k to the corrected module j.

[0043]

The initial jump table 261 shown in Fig.7 and the updated jump table 263 shown in Fig.8 are stored in the same address here. Similarly, the initial jump table 262 shown in Fig.7 and the updated jump table 264 shown in Fig.8 are stored in the same address. In addition, the microprocessor 23 uses the jump table stored in the RAM 26 to call each module.

[0044]

As described above, because the jump table stored in the RAM 26 is used, if an error occurs in the firmware stored in the ROM 25, the error-occurred firmware module is stored in the RAM 26 and the jump table is updated, thereby the firmware is recovered from the error easily. And, the capacity of the jump table and the error-occurred firmware module is enough to cover the capacity of the RAM 26 required to correct the firmware error. It is thus possible to reduce the RAM capacity and realize a low-price flash memory.

[0045]

Next, a description will be made for a procedure for storing an updated jump table and a corrected firmware module in the flash memory 22 with reference to Fig.9. Figs.9 and 10 show flowcharts of the processings performed by the microprocessor 24 to execute the firmware after the power-on

processing described with reference to Fig.4.

[0046]

At first, if the host computer 1 issues a command to the flash memory 2 in step 2002, the microprocessor 24 checks the command type in step 2003. If the command issued by the host computer 1 is a special write command, the microprocessor 24 goes to step 2005. If not, the microprocessor 24 executes an ordinary command processing in response to the command in step 2004. A special write command means a command for writing both updated jump table and corrected firmware module in the flash memory 22.

[0047]

The commands for ordinary command processings in step 2004 are used by the host computer 1 to write/read user data and read information from the flash memory card 2. The description for them will be omitted here. After the processing in step 2004 is ended, the microprocessor 24 returns to step 2002 to wait for the next command from the host computer 1.

[0048]

If the command issued in step 2003 is a special write command, the microprocessor 24 sets necessary data in the controller 21 so that the host computer 1 transfers data to the data buffer 23 in step 2005.

[0049]

After that, the microprocessor 24 transmits a signal to the controller 21 to denote that the microprocessor 24 is ready to execute a command issued from the host computer 1 in step 2006, then waits for data to be received from the host computer 1 (step 2007).

[0050]

When the data transfer from the host computer 1 is completed, the microprocessor 24 writes a flag in the data buffer 23 corresponding to the corrected firmware presence/absence flag in the corrected firmware management part 222. The flag denotes that both updated jump table and corrected firmware module are stored in the corrected firmware storage part 221.

[0051]

After that, in step 2009, the microprocessor 24 transfers the data received from the host computer and written in the data buffer 23 to the corrected firmware storage part 221 denoted by the block address n of the flash memory 22 and the data corresponding to the corrected firmware management part 222 of the data buffer 23 to the corrected firmware management part 222 denoted by the block address n of the flash memory 22 respectively.

[52]

After the data transfer to the flash memory 22 ends (step 2010), the microprocessor 24 sets the start of the program in

the flash memory 22 in step 2011.

[53]

After the program transfer to the flash memory 22 ends in step 2012, the microprocessor 24 returns to step 2002 to wait for the next command from the host computer 1.

[54]

At this time, firmware correction should be avoided. It can be very dangerous. To avoid this, a control pin is set in the flash memory card 2. The control pin should also be checked in the special command check in step 2003. For example, when the ground level is denoted, it is prevented that a special write command is written in any of the corrected firmware storage part 221 and the corrected firmmanagement part 222 even if the command is issued from the host computer.

[0055]

Next, a description will be made for some other processings that are not included in the flowchart for executing the power-on processing module shown in Fig.4 with reference to Fig.11.

[56]

At first, the microprocessor 23 initializes both of the microprocessor 23 and the controller 21 in step 3001.

[0057]

After that, in step 3002, the microprocessor 24 transfers

the corrected firm management part 222 denoted by the block address n of the flash memory 22 to the data buffer 23. The corrected firmware is stored in the block address n. After that, the microprocessor 24 reads the corrected firm presence/absence flag of the corrected firm management part 222 transferred to the data buffer 23 to check whether or not both corrected firmware module and jump table are stored in the block address n of the flash memory 22 (step 3003).

[0058]

If both corrected firmware module and jump table are stored in the block address n of the flash memory 22, the microprocessor 24 processes the steps 3004 to 3006. In step 3004, the microprocessor 24 transfers the corrected firmware storage part 221 denoted by the block address n in which a corrected version of the firmware stored in the flash memory 22 is stored to the data buffer 23. In step 3005, the microprocessor 24 copies the corrected firmware storage part transferred to the data buffer 23 into the RAM 26. And, in step 3006, the microprocessor 24 sets an offset for the address of the initial jump table in the ROM 35 so as to update the jump table with the updated jump table copied in the RAM 26. This set offset makes it possible to use the updated jump table copied in the RAM 26 instead of the initial jump table stored in the ROM 35. Completing the processing in step 3006, the microprocessor 24

goes to step 3007 to execute the processing.

[0059]

If both corrected firmware module and jump table are stored in the block address n of the flash memory 22, the microprocessor 24 executes the processing in the next step 3007.

[0060]

Fig.12 shows a firmware operation flow when the corrected firm presence/absence flag of the corrected firmware management part 22 denotes that no corrected firmware is stored, that is, when no error occurs in the firmware stored in the ROM 25.

[0061]

In Fig.12, at the place 251 where the module h of the initial firmware module 1 is called, the microprocessor 24 refers to the initial jump table 253 to obtain the address of the module h. Reference numeral 253 denotes the address of the initial module h, so that control goes to the initial module h from the initial firmware module 1.

[0062]

Similarly, at the place 252 where the module j of the initial firmware module k is called, the microprocessor 24 refers to the initial jump table 254 to obtain the address of the module j. Reference numeral 254 denotes the address of the initial module j, so that control goes to the initial module j from the initial firmware module k.

[0063]

If the corrected firm presence/absence flag of the corrected firmware management part 222 denotes that a corrected version of the firmware is stored there, that is, when an error occurs in the firmware stored in the ROM 25, the firmware flow is the same as that shown in Fig.8.

[0064]

Next, a description will be made for still another processing that is not included in the flowchart of the processings by the microprocessor 24 for executing the power-on processing module shown in Fig.4 with reference to Fig.13.

[0065]

At first, in step 4001, the microprocessor 24 initializes both microprocessor 23 and controller 21.

[0066]

After that, in step 4002, the microprocessor 24 transfers the corrected firm management part 222 denoted by the block address n of the flash memory 22 to the data buffer 23. A corrected version of the firmware stored in the flash memory 22 is stored in the block address n. After that, the microprocessor 24 reads the corrected firm presence/absence flag of the corrected firm management part 222 transferred to the data buffer 23 to check whether or not both corrected firmware module and jump table are stored in the block address n of the

flash memory 22 (step 4003).

[0067]

When both corrected firmware module and jump table are stored in the block address n of the flash memory 22, the microprocessor 24 goes to steps 4004. In step 4004, the microprocessor 24 sets an offset for the address of the initial jump table in the ROM 35 so as to update the jump table with the updated jump table stored in the flash memory 22. This set offset makes it possible to use the updated jump table stored in the flash memory 22 instead of the initial jump table stored in the ROM 35. Completing the processing in step 4004, the microprocessor 24 goes to step 4005 to execute the processing.

[0068]

If both corrected firmware module and jump table are stored in the block address n of the flash memory 22, the microprocessor 24 executes the processing in the next step 4005.

[0069]

Fig.14 shows a firmware operation flow when the corrected firm presence/absence flag of the corrected firmware management part 22 denotes that a corrected version of the firmware is stored, that is, when an error occurs in the firmware stored in the ROM 25. In Fig.14, the modules h and j corrected from the initial modules h and j are stored in the flash memory 22, since an error has occurred in each of the initial modules h and j stored in

As described above, according to the present invention, it is possible to provide a low-price memory device composed of such a non-volatile semiconductor memory as a flash memory and enables the built-in firmware to be corrected easily.

[BRIEF DESCRIPTION OF THE DRAWINGS]

Fig.1 is a block diagram of an external memory device in an embodiment of the present invention;

Fig.2 is an internal block diagram of a chip 0 of a flash memory 22;

Fig.3 is an internal block diagram of firmware stored in a ROM 25;

Fig.4 is a flowchart of the processings of a microprocessor for executing a power-on processing module stored in the ROM 25;

Fig.5 is an illustration for denoting the contents in a RAM 26 after the processing in step 1002 in Fig.4 is completed;

Fig.6 is an illustration for denoting the contents in the RAM 26 after the processings in steps 1005 and 1006 in Fig.4 are completed;

Fig.7 is a firmware operation flow when a corrected firm presence/absence flag of a corrected firmware management part 222 denotes that no corrected version of the firmware is stored;

Fig.8 is a firmware operation flow when the corrected firm presence/absence flag of the corrected firmware management part

the ROM 25. In addition, an updated version of the initial jump table is also stored in the flash memory 22 so as to cope with the address changes of the corrected modules h and j. The flash memory 22 enables data stored therein to be read at random.

[0070]

In Fig.14, at the place 251 where the module h of the initial firmware module 1 is called, the microprocessor 24 refers to the updated jump table 223 to obtain the address of the module h. Reference numeral 223 denotes the address of the initial module h, so that control goes to the initial module h from the initial firmware module 1.

[0071]

Similarly, at the place 252 where the module j of the initial firmware module k is called, the microprocessor 24 refers to the initial jump table 224 to obtain the address of the module j. Reference numeral 224 denotes the address of the initial module j, so that control goes to the initial module j from the initial firmware module k.

[0072]

The method for correcting the firmware shown in Fig.13 can omit the RAM 26 shown in Fig.1, so that it is possible to realize a low-price flash memory card.

[0073]

[EFFECT OF THE INVENTION]

222 denotes that a corrected version of the firmware is stored;

Fig.9 is a flowchart of the processings by the microprocessor 24 for executing the firmware after the memory device is powered;

Fig.10 is another flowchart of the processings by the microprocessor 24 for executing the firmware after the memory device is powered;

Fig.11 is a flowchart of the processings by the microprocessor 24 for executing the firmware after the memory device is powered in another embodiment of the present invention;

Fig.12 is a firmware operation flow when the corrected firm presence/absence flag of the corrected firmware management part 222 denotes that no corrected version of the firmware is stored;

Fig.13 is another flowchart of the processings by the microprocessor 24 for executing the power-on processing firmware module in another embodiment of the present invention; and

Fig.14 is a firmware operation flow when the corrected firm presence/absence flag of the corrected firmware management part 222 denotes that a corrected version of the firmware is stored;

[DESCRIPTION OF REFERENCE NUMERALS]

1... Host Computer

2... Flash Memory Card (Memory device)

21... Controller

22... Flash Memory

23... Data Buffer

24... Microprocessor

25... ROM

26... RAM

Fig. 1




Fig. 2




Fig. 3




Fig. 4




Fig. 5




Fig. 6




Fig. 7




Fig. 8




Fig. 9




Fig. 10




Fig. 11




Fig. 12




Fig. 13




Fig. 14

